畢業(yè)論文：帶隙基準電壓源高精度多路參考電壓源設計方法

目錄/提綱：……
一、低電源電壓CMC6帶隙基準電壓源
二、低功耗的帶隙基準電壓源
三、低溫度系數帶隙基準電壓源
四、高電源抑制比（PSRR）帶隙基準電壓源
一、晶體管的匹配
二、電阻電容的匹配
三、防止噪聲影響
四、防止閂鎖效應
五、防止天線效應
一、引言
二、發(fā)射極-基極電壓的溫度依賴性
三、引進的曲率補償CMOS帯隙基準電壓
四、實驗結果
五、比較
六、結論
……

畢業(yè)論文：帶隙基準電壓源高精度多路參考電壓源設計方法

摘要

本文闡述了一種以帶隙基準電壓源為核心電路的高精度多路參考電壓源的設計方法，首先介紹了它的基本工作原理和電路構成，然后對電路的各項參數進行了設計，最后使用基于TSMC0.35 CMOS工藝的candence仿真工具對電路進行了完整模擬仿真并分析了結果，同時繪制成版圖。
Candence 仿真結果表明，該高精度多路參考電壓源的穩(wěn)定工作電壓范圍為4.88V~5.5V并可以自啟動，輸出端的五個電壓參考節(jié)點分別為0.6V、1.2V、1.8V、2.4V、3.3V，零溫度系數在40°C處實現，-40°C~120°C范圍內溫度系數為17.3ppm/C，適用于溫度穩(wěn)定性和系統(tǒng)集成度較高的模擬集成電路中。
關鍵字：高精度 穩(wěn)定 多路參考

Abstract
This paper describes a bandgap reference voltage source circuit, reference voltage source for high-precision multi-channel design method, first introduced its basic working principle and circuit composition, and then the parameters of the circuit designFinally, using the circuit simulation tool based on TSMC0.35CMOS technology candence a complete simulation and analysis of the results at the same time drawn into the territory.
Candence simulation results show that multiple in the high-precision reference voltage source and stable operating voltage range of4.88V to 5.5V and can be self-starting, five output voltage reference node for 0.6V, 1.2V, 1.8V, 2
……（新文秘網http://m.120pk.cn省略1728字，正式會員可完整閱讀）……　
參數設計...........................23
4.2.3.2低壓線性穩(wěn)壓器中運放的參數設計..............................24
4.3.3.3低壓線性穩(wěn)壓器中運放的仿真......................................26
4.4高精度多路參考電壓源的仿真................................................30
5. 高精度多路參考電壓源版圖的設計與驗證.................................. 36
5.1版圖設計和版圖驗證的重要性.................................................36
5.2高精度多路參考電壓源版圖設計.............................................37

5.3高精度多路參考電壓源的版圖驗證.................................................42
總結..........................................................................................................43
致謝..........................................................................................................44
參考文獻..................................................................................................45
英文文獻......................................................................................46
中文文獻......................................................................................51



















引言

隨著 IC 設計不斷向深亞微米工藝發(fā)展，可制造的最小線寬也在不斷減小，目前已經可以達到45nm。但與此同時，小尺寸也給電路設計不斷帶來壓力。系統(tǒng)芯片(SOC) 設計將越來越龐大規(guī)模的數�；旌想娐芳傻絾纹珹SIC 上，系統(tǒng)集成度不斷提高的同時對電路精度的要求越來越高。這種趨勢下許多模擬或者數字電路的設計中，都需要一個溫度變化不敏感，穩(wěn)定性好，參考節(jié)點較多的基準電壓源。為此許多解決方案應運而生。在集成電路中，有三種常用的基準源:掩埋齊納(Zener)基準源、*FET基準源和帶隙(Bandgap)基準源。盡管 掩 埋 齊納基準源和*FET基準源的輸出溫度穩(wěn)定性非常好，但是它們的制造流程都不能兼容標準CMOS工藝。而且掩埋齊納基準源的輸出一般大于5V。相比之下，帶隙基準源同時具有以下優(yōu)點:與標準CMOS工藝完全兼容;可以工作于低電源電壓下;溫度漂移、噪聲和PSRR等性能能夠滿足大部分系統(tǒng)的要求。正是具備以上優(yōu)點，以帶隙基準電路為核心電路的各種基準電路備受電子設計者的親睞親睞。本文通過一個簡單的經典帶隙基準結構和一個簡單的LDO結構的有機組合，設計出了一個簡單實用的高精度多路參考電壓源。













1緒論

基準源是模擬與數字系統(tǒng)中的核心模塊之一，它被廣泛應用于動態(tài)存儲（DRAM）、閃存（flash memory）以及其他模擬器件中。例如，一個差分對的偏置電流就必須根據基準產生，因為他會影響電路的電壓增益和噪聲，在像A/D和D/A這樣的系統(tǒng)中，也需要基準來確定輸入或者輸出的范圍。可以說在大量的設計中高性能的電壓基準源設計是關鍵技術之一. 。一個好的基準源需要有穩(wěn)定的工藝、電壓和溫度系數，并且不需要隨著制造工藝的改變而改變，經過許多前人的研究與探索，利用“帶隙”方法來實現與溫度無關的電壓源已經非常成熟，并且可以得到較好的結果。“帶隙”即半導體元素的能隙，通常用硅來實現。

1.1國內外研究現狀
進入21世紀來，國內外電子行業(yè)的研究人員對CMOS工藝實現的電壓基準源作了大量的研究，并且發(fā)表了大量的學術論文，其中的技術發(fā)展主要表現在如下幾個方面。
一、低電源電壓CMC6帶隙基準電壓源
隨著手提設備對低電源需求的不斷增加，設計低壓工作的電壓基準源成為當前基準源研究的熱點。由于傳統(tǒng)帶隙電壓基準源的帶隙電壓為1.2V左右，所以，對于電源電壓低于1.2V的基準設計必須采用特殊的電路結構，許多文獻都提出了輸出基準電壓低于1.2V的電路結構。常見的有三種種結構：一種叫做輸出端接分流電阻的帶隙基準電壓源，即leung結構，具體做法在輸出端接一個分流電阻，這樣既可以保證輸出基準的溫度穩(wěn)定性，又可以降低輸出基準的大小，從而降低電源電壓；另一種是由Hiornir Babna等人提出一種新的電路結構，叫做電流模結構帶隙基準源，俗稱babna結構，具體做法是在運算放大器的兩輸人端加人阻值相等的分流電阻，輸出基準電壓由兩個電流的和電流經過電阻獲得；第三種結構由Yu em ing jiang和EdwardK..F Lee提出用跨阻放大器代替運算放大器的帶隙基準源。
二、低功耗的帶隙基準電壓源
低功耗設計許多依靠電池工作的小型電子產品具有很重要的意義，目前比較常見的低功耗帶隙基準電壓源主要有兩種，一種是利用工作在亞閾區(qū)來實現的基準電壓源；另一種叫做開關電容型帶隙基準電壓源。這兩種結構的電路功耗都可以達160uw左右的水平。
三、低溫度系數帶隙基準電壓源
在許多對電壓精度要求比較高的模擬、數字或者模數混合電路中對電壓源的精度要求比較高對于普通的一階溫度補償的帶隙結構的溫度系數一般在20ppm/℃～50ppm/℃無法滿足設計要求，因此，設計低溫度系數的基準電壓源一般必須進行高階溫度補償。目前出現的高階補償技術包括 環(huán)路曲率補償法，β非線性曲率補償法，基于電阻比值的溫度系數的曲線補償方法等。通過二階甚至多階溫度補償，可以使溫度系數達到幾ppm/℃甚至是零點幾個ppm/℃的水平。
四、高電源抑制比（PSRR）帶隙基準電壓源
在 SO C 系統(tǒng)中，數字模塊的噪聲可以通過電源、地藕合到模擬模塊，模擬模塊的PSRR好壞直接影響模擬模塊的工作性能。s. Mehrma nesh等人提出一種新的帶隙基準源電路結構:帶隙基準核心電路并不是直接由電源供電，而是由一個電壓源供電。為了減小其對電源的依賴性，電壓源由帶隙基準核心電路提供的反饋信號控制。該電路的PSRR在直流時為一110dB，在IMH:下為一70dB。提高PSRR的另一種簡單方法就是采用Cascode電流鏡。利用亞闌值MOS的柵源電壓的帶隙基準
源，也可以達到非常高的PsRR。

1.2 課題研究的目的和意義
在集成電路設計中由于集成度高和節(jié)約成本要求很多時候在單片集成電路中可能需要多種電壓值的參考電壓。本課題便是旨在解決這一設計中常見問題而做出的相關設計和研究。這種電路實際設計方法一般由帶隙基準電壓源電路產生基準電壓，然后再由該基準電壓產生相應的各個不同值的參考電壓。本課題的目的就是要求學生在理解帶隙基準電壓源電路以及LDO電路的工作原理后，基于Cadence IC設計平臺，TSMC 0.35um工藝，使用spectre仿真軟件，設計計出帶隙基準電壓源0.6V, 1.2V, 1.8V, 2.4V. 3.3V等節(jié)點的參考電壓電路及版圖。同時通過本課題，讓學生對以帶隙基準電壓源為核心的多路參考電壓源工作原理以及專用IC的設計流程有較深入的理解。

1.3本文的主要內容
為了設計得到一個符合課題要求的高精度多路參考電壓源，本人閱讀了大量的相關文獻資料，并且從種了解到這種電路一般由帶隙基準電壓源電路產生基準電壓，然后再由該基準電壓產生相應的各個不同值的參考電壓。于是本文主要從帶隙基準源和LDO電路的基本原理入手，再將兩者進行有機結合構成一個完整的以帶隙基準電路為核心工作電電源電壓范圍在4.8~5.5伏內的五節(jié)點高精度多路慘考電壓源，設計出了完整的電路圖，然后通過candence相關工具對電路進行仿真分析以及版圖繪制。簡單來說，就是做了以下課題要求的相關研究：
設計要求及大概指標：
⑴帶隙指標

最低要求：功能能實現，滿足指標①~⑤
①溫漂：-40℃~120℃溫度范圍內，溫漂小于5mV
②工作電壓范圍：2. ……（未完，全文共26973字，當前僅顯示4851字，請閱讀下面提示信息。收藏《畢業(yè)論文：帶隙基準電壓源高精度多路參考電壓源設計方法》）